

واحد کار دوم

کاربرد آی سی میکرو کنترلر در تلویزیون

هدف کلی

نحوه عملکرد، عیب‌یابی و تعمیر واحد کنترل یک نمونه تلویزیون رنگی جدید

هدف‌های رفتاری: فراگیر پس از پایان این واحد کار قادر خواهد بود:


- ۱- انواع گیت‌های دیجیتالی پایه را بررسی کند.
- ۲- انواع مدار فلیپ‌فلاپ را تشریح کند.
- ۳- مدار انواع شیفت رجیسترها را شرح دهد.
- ۴- انواع شمارندها را تشریح کند.
- ۵- انواع آی‌سی‌های حافظه ROM ، PROM ، RAM ، EPROM و E²PROM را توضیح دهد.
- ۶- میکرو کنترلر و کاربرد آن در گیرنده‌های رنگی جدید را توضیح دهد.
- ۷- واحد کنترل یک گیرنده رنگی جدید را نقشه‌خوانی، عیب‌یابی، تعمیر و تنظیم کند.

ساعت‌آموزش

جمع	عملی	نظری
۶۰	۳۰	۳۰





پیش آزمون (۲)

۱- رابطه منطقی خروجی (X) را بنویسید و سپس رابطه را ساده کنید.




۲- جدول صحت داده شده مربوط به کدام گیت است؟

A	B	F
0	0	1
0	1	0
1	0	0
1	1	0



۳- اگر $A = 1$ و $B = 0$ باشد Q و \bar{Q} در چه حالت منطقی قرار دارند؟



۴- منظور از کلمات بیت و بایت چیست؟

۵- حافظه RAM چه نوع حافظه‌ای است؟

۶- حافظه‌ای که به توان آن را با سیگنال الکتریکی پاک کرد کدام نوع حافظه است؟

E PROM (۴)

EPROM (۳)

PROM (۲)

RAM (۱)

۷- معمولاً برای تنظیم صدای یک تلویزیون رنگی (کم و یا زیاد کردن صدا) از چند طریق می‌توان به تلویزیون فرمان داد؟

۸- آی‌سی‌ای که به عنوان میکروکنترلر در تلویزیون رنگی گروندیک عمل می‌کند آی‌سی شماره است و شماره‌ی فنی آن می‌باشد.

۹- حافظه جانبی آی‌سی میکروکنترلر کدام است و این آی‌سی از چه نوعی است؟

۱۰- مدار دیودی یک سون‌سگمنت^۱ (واحد نمایش) آند مشترک را رسم کنید.

۲-۱- شناسایی سیستم‌های گیرنده رنگی جدید


۲-۱-۱- بررسی مدار گیت‌های دیجیتالی

- بررسی کلی: چون در گیرنده‌های رنگی جدید از مدارهای دیجیتالی استفاده می‌شود لازم است گیت‌های دیجیتالی مورد بررسی قرار گیرد. البته در الکترونیک کار عمومی گیت‌های دیجیتالی پایه، مورد مطالعه و بررسی قرار گرفته است. لذا در این قسمت این گیت‌ها به اختصار توضیح داده خواهد شد.


۲-۲- دروازه منطقی OR (یا): دروازه منطقی OR دروازه‌ای است که خروجی آن زمانی وجود دارد (یک می‌شود) که حداقل یکی از ورودی‌های آن وجود داشته باشد (یک باشد). جدول ۲-۱ جدول درستی دروازه منطقی OR را نشان می‌دهد.

جدول ۲-۱- جدول درستی دروازه منطقی OR


A	B	Y
0	0	0
0	1	1
1	0	1
1	1	1



شکل ۲-۱- نماد مداری دروازه OR



شکل ۲-۲- گیت‌های داخل تراشه ۷۴۳۲




شکل ۲-۳- نقشه ظاهری آی سی ۷۴۳۲

شکل ۲-۱ نماد مداری دروازه منطقی OR را در استاندارد بین‌المللی (IEC) نشان می‌دهد. رابطه منطقی خروجی دروازه Y را برحسب متغیرهای ورودی به صورت $Y = A + B$ می‌نویسند.


در شکل ۲-۲ تراشه ۷۴۳۲ که یک آی سی ۱۴ پایه است و در آن چهار دروازه OR قرار دارد نشان داده شده است. در شکل ۲-۳ تصویر ظاهری آی سی ۷۴۳۲ را ملاحظه می‌کنید.

جدول ۲-۲- جدول درستی دروازه منطقی AND


A	B	Y
0	0	0
0	1	0
1	0	0
1	1	1



شکل ۲-۴- نماد مداری دروازه منطقی AND



شکل ۲-۵- تصویر ظاهری تراشه ۷۴۰۸




شکل ۲-۶- گیت‌های داخل آی‌سی ۷۴۰۸

۲-۱-۳- دروازه منطقی AND (و): دروازه منطقی AND

AND دروازه‌ای است که خروجی آن زمانی یک می‌شود که همه ورودی‌های آن یک باشند. در جدول ۲-۲ جدول درستی دروازه منطقی AND نوشته شده است.


در شکل ۲-۴ نماد مداری دروازه منطقی AND نشان داده شده است. رابطه منطقی خروجی دروازه AND را برحسب متغیرهای ورودی آن به صورت $Y = A \times B$ یا $Y = A \cdot B$ نمایش می‌نماییم. در شکل ۲-۵ نماد ظاهری تراشه ۷۴۰۸ و در شکل ۲-۶ گیت‌های داخل این تراشه را مشاهده می‌کنید.

پایه ۱۴ آی سی تغذیه مثبت (+Vcc) و
پایه ۷ زمین آی سی است.



شکل ۲-۷- توسعه ورودی AND


توجه کنید که دروازه منطقی معمولی OR و AND دو ورودی دارند ولی تعداد ورودی‌های این دروازه‌های منطقی می‌تواند بیشتر باشد. همچنین می‌توان با سری کردن چند دروازه با دو ورودی، ورودی‌ها را به ۴ یا ۳ یا بیشتر افزایش داد. شکل ۲-۷ توسعه ورودی‌های AND را با استفاده از سه دروازه‌ی AND با دو ورودی، نشان می‌دهد.




شکل ۲-۸- آی‌سی گیت AND با سه ورودی

جدول ۲-۳- جدول درستی گیت NOT

A	Y
0	1
1	0



شکل ۲-۹- نماد مداری گیت NOT



شکل ۲-۱۰- گیت‌های داخل آی‌سی

در شکل ۲-۸ گیت‌های داخل تراشه ۷۴۱۱ را که دارای سه گیت AND با سه ورودی است ملاحظه می‌کنید.

۲-۱-۴- دروازه منطقی NOT (نفی): خروجی

دوازه منطقی NOT همواره معکوس (نفی) ورودی آن است یعنی خروجی این گیت زمانی یک است که متغیر ورودی آن صفر باشد. جدول ۲-۳ جدول درستی گیت NOT را نشان می‌دهد.

در شکل ۲-۹ نماد مداری دروازه NOT رسم شده است.


رابطه منطقی خروجی دروازه NOT بر حسب متغیر ورودی به صورت $Y = \bar{A}$ یا $Y = A'$ نوشته می‌شود.

در شکل ۲-۱۰ شش گیت NOT را داخل تراشه ۷۴۰۴ مشاهده می‌کنید.

پایه ۱۴ آی‌سی تغذیه مثبت (+۵ ولت) و
پایه ۷ زمین آی‌سی است.

۲-۱-۵ دروازه منطقی NOR


منطقی NOR از ترکیب دروازه های OR و NOT ساخته می شود. به عبارت دیگر متغیر های ورودی این دروازه ابتدا با یکدیگر OR می شوند و سپس حاصل آن NOT می شود. شکل ۲-۱۱ گیت های تشکیل دهنده دروازه منطقی NOR را نشان می دهد.




شکل ۲-۱۱- گیت های دروازه منطقی NOR

جدول ۲-۴- جدول درستی گیت NOR

A	B	$F = \overline{A+B}$
0	0	1
0	1	0
1	0	0
1	1	0



شکل ۲-۱۲- نمای مداری دروازه منطقی NOR



شکل ۲-۱۳- گیت های داخل آی سی

جدول ۲-۴ جدول درستی دروازه منطقی NOR است.

با توجه به جدول درستی، در می باییم خروجی دروازه NOR زمانی ۱ است که همه ورودی های آن ۰ باشد. اگر حداقل یک ورودی دروازه NOR ۱ باشد خروجی دروازه ، ۰ است.

در شکل ۲-۱۲ نماد مداری دروازه منطقی NOR رسم شده است.

رابطه منطقی خروجی دروازه NOR بر حسب متغیر های ورودی آن به صورت $Y = \overline{A+B}$ نوشته می شود.


شکل ۲-۱۳ گیت های داخل تراشه ۷۴۰۲ را که شامل چهار دروازه NOR است، نشان می دهد.

۲-۱-۶- دروازه منطقی NAND

دوازه منطقی NAND از ترکیب دروازه های AND و NOT ساخته می شود. به عبارت دیگر ابتدا متغیر های ورودی با یکدیگر AND و سپس حاصل آن NOT می شود.

۲-۱۴- گیت های تشکیل دهنده دروازه منطقی NAND


NAND را نشان می دهد.




شکل ۲-۱۴- گیت های دروازه منطقی NAND

جدول ۲-۵- جدول درستی NAND

A	B	$F = \overline{AB}$
0	0	1
0	1	1
1	0	1
1	1	0



شکل ۲-۱۵- نماد مداری دروازه NAND



شکل ۲-۱۶- گیت های داخل آی سی ۷۴۰۰

جدول ۲-۵- جدول درستی دروازه منطقی NAND است.

جدول درستی بیان می کند خروجی گیت NAND زمانی

(۱) است که حداقل یکی از ورودی ها، صفر باشد. بنابراین هنگامی که همه ورودی های دروازه NAND یک است خروجی آن صفر می شود.

شکل ۲-۱۵- نماد مداری دروازه NAND را نشان می دهد.

رابطه منطقی خروجی بر حسب متغیرهای ورودی آن به صورت $Y = \overline{AB}$ نوشته می شود.

در شکل ۲-۱۶- گیت های داخل تراشه ۷۴۰۰ که شامل

چهار دروازه NAND است را مشاهده می کید.

پایه ۱۴ آی سی تغذیه مثبت (۵ ولت) و
پایه ۷ زمین آی سی است.


۲-۲- بررسی انواع مدارهای فلیپ فلامپ^۱

۲-۲-۱- بررسی کلی: حفظ اطلاعات در سلول های

حافظه توسط مدار فلیپ فلامپ انجام می شود. فلیپ فلامپ ها تا مادامی که تغذیه مدار برقرار است می توانند اطلاعات را که به صورت صفر یا یک هستند در خود نگه دارند. فلیپ فلامپ ها باید در هر زمان اطلاعات را که به صورت ۰ یا ۱ منطقی است پذیرند و در خود نگه دارند. بدینهی است با تغییر حالت در اطلاعات ورودی، اطلاعات موجود در حافظه تغییر می کند.

۲-۲-۲- مدار پایه ای فلیپ فلامپ: مدار فلیپ فلامپ


را می توان با استفاده از دو گیت NOR مطابق شکل ۲-۱۷ به وجود آورد. در مدار از خروجی یک گیت به ورودی گیت




شکل ۲-۱۷- مدار فلیپ فلامپ

^۱- flip flop = FF


دیگر اتصال داده شده است که مسیر فیدبک را ایجاد می‌کند. این فلیپ‌فلاپ دارای دو خروجی است که یکی Q و دیگری نفی آن \bar{Q} (کیونات) نام دارد. دو ورودی آن S و R نام دارند. حرف اول کلمه^۱ Set (ست) و حرف اول کلمه^۲ Reset (رنگ) است.




شکل ۲-۱۸—اگر A یا B یا هر دو باشد $Y=0$ است.




شکل ۲-۱۹—اگر $A=0$ و $B=0$ باشد $Y=1$ است



شکل ۲-۲۰—فلیپ‌فلاپ RS



شکل ۲-۲۱—اگر $S=1$ و $R=0$ باشد $Q=1$ و $\bar{Q}=0$ می‌شود



شکل ۲-۲۲—حالتي که $\begin{cases} Q=0 \\ \bar{Q}=1 \end{cases}$ است $\begin{cases} S=0 \\ R=1 \end{cases}$ می‌شود

۲-۲-۳ طرز کار مدار فلیپ‌فلاپ: S-R


همان طوری که قبلاً در مورد گیت NOR گفته شد اگر حداقل یکی از ورودی‌های گیت NOR یک باشد خروجی آن صفر است و تنها زمانی که تمام ورودی‌های گیت NOR صفر باشد خروجی آن ۱ می‌شود. شکل ۲-۱۸ و ۲-۱۹ این دو وضعیت را نشان می‌دهد.

فرض کنیم در لحظه شروع مطابق شکل ۲-۲۰ $S=1$ و $R=0$ است. در این حالت چون یکی از ورودی‌های گیت شماره‌ی دو، ۱ است. خروجی آن یعنی $\bar{Q}=0$ مساوی با صفر خواهد شد. از طرفی خروجی $Q=1$ به یکی از ورودی‌های گیت شماره‌ی یک فیدبک شده است. این فیدبک هر دو ورودی گیت NOR شماره‌ی یک را صفر می‌کند و $Q=1$ می‌شود. این شرایط در خروجی به صورت پایدار باقی می‌ماند تا ورودی‌ها تغییر حالت دهند. شکل ۲-۲۱ وضعیت خروجی گیت‌ها را نشان می‌دهد.

اگر مطابق شکل ۲-۲۲ ورودی‌ها به $S=0$ و $R=1$ تغییر کنند چون یکی از ورودی‌های گیت NOR شماره‌ی یک برابر با یک است خروجی آن یعنی $Q=0$ می‌شود. از طرفی $Q=0$ به یکی از ورودی‌های گیت NOR شماره‌ی دو فیدبک می‌شود و هر دو ورودی این گیت را صفر می‌کند. بنابراین $\bar{Q}=1$ می‌شود.


۱—Set - S فعال کردن

۲—Reset - R به حالت عادی برگرداندن - برطرف کردن - پاک کردن




اگر مطابق شکل ۲-۲۳ و $S = 0$ ، $R = 0$ شود چون هر دو ورودی صفر هستند نمی‌توانند وضعیت خروجی گیت‌ها را تعیین کنند. وضعیت خروجی هر گیت به ورودی دیگر آن یعنی به ورودی فیدبک شده بستگی دارد. در این شرایط دو حالت پیش می‌آید.

شکل ۲-۲۳ در حالتی که $S = 0$ و $R = 0$ خروجی‌ها به Q و \bar{Q} بستگی دارند




الف - اگر مطابق شکل ۲-۲۴ و $Q = 1$ ، $\bar{Q} = 0$ باشد در این صورت خروجی در همین حالت یعنی $Q = 1$ و $\bar{Q} = 0$ باقی می‌ماند (چرا؟)

$\bar{Q} = 0$ و $Q = 1$ ۲-۲۴




ب - ممکن است مطابق شکل ۲-۲۵ و $Q = 0$ ، $\bar{Q} = 1$ باشد در این صورت $Q = 0$ و $\bar{Q} = 1$ باقی می‌ماند. پس در شرایط $S = 0$ و $R = 0$ وضعیت Q و \bar{Q} تغییر نمی‌کند و مشابه آخرین حالت قبل از این مرحله، پایدار باقی می‌ماند.

شکل ۲-۲۵ حافظه در همین حالت باقی می‌ماند



شکل ۲-۲۶ اگر $S = 1$ و $R = 1$ باشد و \bar{Q} در چه حالتی باقی می‌ماند؟



شکل ۲-۲۷ اگر $S = 1$ و $R = 1$ شود $\bar{Q} = 0$ خواهد شد این حالت را حالت ممنوعه می‌گویند.


در صورتی که مطابق شکل ۲-۲۶ و $S = 1$ ، $R = 1$ شود چون یکی از ورودی‌های گیت‌های NOR یک است خروجی آنها یعنی Q و \bar{Q} مطابق شکل ۲-۲۷ برابر با صفر می‌شود. این حالت یعنی $Q = \bar{Q} = 0$ تعریف نشده است و نباید ایجاد شود. زیرا اگر بعد از مرحله $S = R = 1$ که $Q = \bar{Q} = 0$ شده است، ورودی‌های S و R به صفر تغییر حالت دهنند، خروجی فلیپ‌فلابین ۰ و ۱ نوسان می‌کند و بعد از چند مرحله نوسان، Q به طور تصادفی روی ۰ و یا ۱ ثابت می‌ماند و قفل می‌شود. حالت $S = R = 1$ را حالت ممنوعه می‌گویند.

جدول ۲-۶—جدول درستی فلیپ‌فلاب S-R

ورودی SET	ورودی RESET	خروجی در لحظه t
S	R	Q_t
0	0	Q_{t-1}
0	1	0
1	0	1
1	1	حالت ممنوعه

خروجی قبل از لحظه t


چهار حالت بررسی شده برای فلیپ‌فلاب در جدول درستی ۶-۲ نشان داده شده است. منظور از Q_t وضعیت حافظه در لحظه t و منظور از Q_{t-1} وضعیت حافظه قبل از لحظه t ($Q_t(t)$) است.




شکل ۲-۲۸—فلیپ‌فلاب S-R با گیت NAND

۲-۴—مدار فلیپ‌فلاب S-R با گیت NOR


شکل ۲-۲۹ فلیپ‌فلاب S-R را با گیت NOR نشان می‌دهد. چهار حالت ممکن برای حالت S-R وجود دارد. این چهار حالت مشابه فلیپ‌فلاب S-R با گیت NOR است. در شکل‌های ۲-۲۹ تا ۲-۳۲ چهار حالت مختلف ورودی فلیپ‌فلاب و وضعیت خروجی Q و \bar{Q} مشخص شده است.




شکل ۲-۲۹—در $S=0$ و $R=1$ خروجی $Q=1$ و $\bar{Q}=0$ می‌شود



شکل ۲-۳۱—اگر $S=R=1$ شود وضعیت Q و \bar{Q} به حالت قبل بستگی دارد



شکل ۲-۳۰—در $S=1$ و $R=0$ خروجی $Q=0$ و $\bar{Q}=1$ می‌شود




شکل ۲-۳۲—در صورتی که $S=0$ و $R=0$ باشد $Q=\bar{Q}=1$ می‌شود که تعریف نشده است

جدول ۲-۷- جدول درستی فلیپ‌فلاب S-R با NAND

S	R	Q_t
0	0	حالت ممنوعه
0	1	1
1	0	0
1	1	Q_{t-1}


در جدول درستی ۲-۷ چهار حالت ورودی و وضعیت خروجی Q و \bar{Q} مشخص شده است.




شکل ۲-۳۳ ساعتی S-R

۲-۲-۵- فلیپ‌فلاب S-R با پالس ساعت:

فلیپ‌فلاب S-R ساعتی از یک مدار S-R ساده و دو گیت NAND اضافی مطابق شکل ۲-۳۳ تشکیل شده است. پالس ساعت ورودی (CP) به عنوان یک سیگنال فعال‌ساز عمل می‌کند. هنگامی که $CP = 0$ است، S_1 و R_1 یک می‌شود. در این شرایط خروجی Q و \bar{Q} تغییر وضعیت نمی‌دهند و حالت قبل خود را حفظ می‌کنند. شکل‌های ۲-۳۴ و ۲-۳۵ این حالت‌ها را نشان می‌دهد.




شکل ۲-۳۴- خروجی $Q = 0$ حالت قبل را حفظ می‌کند و ثابت می‌ماند



شکل ۲-۳۵- خروجی $Q = 1$ حالت قبل را حفظ می‌کند و ثابت می‌ماند

۱- CP - clock pulse

پالس ساعت




شکل ۲-۳۶ CP = ۱ شود خروجی گیت NAND شماره ۳ و ۴ براساس ورودی های S و R تغییر می کند و در این حالت خروجی Q و \bar{Q} مطابق جدول درستی فلیپ فلاب S-R می شود (شکل ۲-۳۶).

جدول ۲-۸ - جدول درستی S-R ساعتی

ورودی pulse ساعت	ورودی SET	ورودی RESET	خروجی در لحظه t
CP	S	R	Q _t
0	0	0	Q _{t-1}
0	0	1	Q _{t-1}
0	1	0	Q _{t-1}
0	1	1	Q _{t-1}
1	0	0	Q _{t-1}
1	0	1	0
1	1	0	1
1	1	1	حالت ممنوعه

خروجی قبل از
لحظه t


Q_{t-1}




شکل ۲-۳۷ - نمای بلوکی S-R ساعتی

اگر CP = ۱ شود خروجی گیت NAND شماره ۳ و ۴ مطابق جدول درستی فلیپ فلاب S-R می شود (شکل ۲-۳۶).

جدول ۲-۸، جدول درستی فلیپ فلاب S-R ساعتی را نشان می دهد. نماد بلوکی S-R ساعتی در شکل ۲-۳۷ آمده است.



شکل ۲-۳۸—فلیپ‌فلاپ J-K




شکل ۲-۳۹—نماد بلوکی فلیپ‌فلاپ J-K

جدول ۲-۹—جدول درستی فلیپ‌فلاپ J-K

ورودی J	ورودی K	خروجی بعد از اعمال پالس ساعت
J	K	Q_t
0	0	Q_{t-1}
0	1	0
1	0	1
1	1	\bar{Q}_{t-1}

خروجی قبل از اعمال پالس ساعت Q_{t-1}




شکل ۲-۴۰—در وضعیت $J=1$ و $K=1$ خروجی $Q=1$ است

۲-۲-۶ فلیپ‌فلاپ J-K: اشکال عمدۀ فلیپ‌فلاپ

S مربوط به حالت تعریف نشده آن یعنی وضعیت ۱ است. برای اصلاح این حالت از فلیپ‌فلاپ J-K استفاده می‌شود. در شکل ۲-۳۸ مدار فلیپ‌فلاپ J-K رسم شده است.




نماد بلوکی فلیپ‌فلاپ J-K را در شکل ۲-۳۹ مشاهده می‌کنید. جدول درستی فلیپ‌فلاپ J-K در جدول ۲-۹ آمده است. این جدول نشان می‌دهد حالت ممنوعه برطرف شده است یعنی هنگامی که $J=K=1$ می‌شود اگر فلیپ‌فلاپ مطابق شکل ۲-۴۰ در حالت Set یعنی $Q=1$ قرار داشته باشد، وضعیت آن تغییر می‌کند و Reset می‌شود. بنابراین مطابق شکل ۲-۴۱ تغییر حالت $Q=0$ به حالت $Q=1$ می‌دهد.



شکل ۲-۴۱—در وضعیت $J=1$ و $K=1$ و $\bar{Q}=1$ برعکس حالت قبل شده است


همچنان اگر فلیپ‌فلاب در وضعیت Reset یعنی $Q = 0$ باشد با برقاری $J = K = 1$ به وضعیت Set می‌رود یعنی $Q = 1$ می‌شود به عبارت دیگر حافظه به حالتی بر عکس وضعیت قبلی خود تغییر حالت می‌دهد. این وضعیت را که شبیه قطع و وصل کردن یک کلید است حالت کلیدی^۱ می‌نامند.

باید توجه داشت تغییر وضعیت Q و \bar{Q} زمانی رخ می‌دهد که پالس ساعت فعال باشد. ($CP = 1$) طبیعی است اگر پالس ساعت فعال نباشد یعنی $CP = 0$ شود Q و \bar{Q} تغییر وضعیت نمی‌دهند و حالت اولیه خود را حفظ می‌کنند.




۲-۷-۲-۲-۷ عیب فلیپ‌فلاب J-K: همان‌طور که مشاهده کردید فلیپ‌فلاب J-K توانسته است حالت تعريف نشدهی فلیپ‌فلاب S-R را برطرف کند. چون خروجی‌های Q و \bar{Q} مستقیماً به ورودی‌ها فیدبک شده‌اند. اگر در حالت $J = K = 1$ ، پالس ساعت برابر با (۱) باقی بماند به دلیل وجود فیدبک، مقادیر Q و \bar{Q} مرتباً تغییر می‌کنند و خروجی فلیپ‌فلاب دائمًا بین صفر و یک نوسان می‌کند. در شکل ۲-۴۲ و ۲-۴۳ تغییر وضعیت Q و \bar{Q} نشان داده شده است.


حال اگر مطابق شکل ۲-۴۴، $CP = 0$ شود، در این لحظه Q روی آخرین وضعیت خود ثابت می‌ماند. این حالت فلیپ‌فلاب را پدیده دور خود چرخیدن^۲ می‌گویند. برای برطرف کردن این عیب از فلیپ‌فلاب J-K-MS استفاده می‌شود.




شکل ۲-۴۵ - نقشه بلوکی فلیپ‌فلاب JK-MS بدون رسم مسیر فیدبک




شکل ۲-۴۶ - پالس ساعت Master



شکل ۲-۴۷ - پالس ساعت Slave



شکل ۲-۴۸ - پالس و لبه صعودی آن



شکل ۲-۴۹ - پالس و لبه نزولی آن

۲-۲-۸ - فلیپ‌فلاب JK-MS: JK-Master-Slave

از دو فلیپ‌فلاب S-R مجزا درست شده است که یکی مسْتر (Master) و دیگری اسلیو (Slave) نام دارد. شکل ۲-۴۵ نقشه بلوکی این فلیپ‌فلاب را نشان می‌دهد. در نقشه بلوکی خطوط فیدبک از Q و \bar{Q} به ورودی‌ها رسم نشده است.

با توجه به نقشه بلوکی شکل ۲-۴۵ در می‌یابیم که پالس ساعت فلیپ‌فلاب NOT، Master می‌شود و به عنوان پالس ساعت فلیپ‌فلاب Slave عمل می‌کند. شکل‌های ۲-۴۶ و ۲-۴۷ وضعیت پالس ساعت Master و Slave را نسبت به هم نشان می‌دهد.

هنگامی که پالس از ولتاژ صفر به سمت سطح ولتاژ زیاد تعییر می‌کند، به این بخش لبه صعودی پالس گویند. شکل ۲-۴۸ لبه صعودی پالس را نشان می‌دهد. هنگامی که پالس از سطح ولتاژ زیاد به سمت سطح ولتاژ صفر ترکیب می‌کند این بخش، لبه نزولی پالس نام دارد. شکل ۲-۴۹ لبه نزولی پالس را نشان می‌دهد.

۱- MS = Master slave ارباب - برده