

فصل پنجم

مدارهای ترتیبی — فلیپ‌فلاب‌ها

هدف کلی: آموزش مدارهای ترتیبی و فلیپ‌فلاب‌ها

کل زمان اختصاص داده شده به فصل: ۲۰ ساعت آموزشی

هدف‌های رفتاری: در پایان این فصل از فرآگیرنده انتظار می‌رود که :

- ۸- تقسیم‌بندی فلیپ‌فلاب‌ها را براساس عملکرد ورودی پالس ساعت شرح دهد.
- ۹- دلیل استفاده از فلیپ‌فلاب نوع k را شرح دهد.
- ۱۰- نحوه ایجاد یک فلیپ‌فلاب نوع D و کاربرد آن
- ۱۱- فلیپ‌فلاب نوع T و کاربرد آن را توضیح دهد.
- ۱۲- کلیه هدف‌های رفتاری در حیطه عاطفی که در فصل اول آمده است را باید در این فصل مورد توجه بیان کند.
- ۱۳- به سوال‌های الگوی پرسش پاسخ دهد.
- ۱- مفهوم یک سلول حافظه را شرح دهد.
- ۲- مدارهای ترتیبی را تشریح کند.
- ۳- مدار الکترونیکی یک فلیپ‌فلاب را رسم کند.
- ۴- انواع فلیپ‌فلاب‌های RS را شرح دهد.
- ۵- بلوک دیاگرام ساده یک فلیپ‌فلاب نوع RS را رسم کند.
- ۶- دلیل استفاده از فلیپ‌فلاب نوع RS ساعتی را
- ۷- فلیپ‌فلاب RS با استفاده از گیت NOR و قرار دهد.
- ۸- به سوال‌های الگوی پرسش پاسخ دهد.

5 0 1 0 1 D I G I T A L 5					
Flip-Flop	فلیپ‌فلاب	Master	اصلی	Data Type	نوع داده
Bistable Multivibrator	مولتی‌وبیراتور با دو حالت ثابت	Slave	فرعی	Delay	تأخيری
Clock Pulse	پالس ساعت	Toggle	حالت کلیدی مخصوص	Counter	شمارنده
Set	تنظیم کردن	Preset	پیش تنظیم	Race Around	دور خود چرخیدن
Reset	به حالت اولیه برگرداندن	Clear	پاک کردن		
Bounce	لرزش — پرش				

واژه‌های بنیادی فصل پنجم

پیش‌گفتار


همان‌طور که مشاهده کردید خروجی مدارهای منطقی که تا کنون بررسی کردیم در هر لحظه تابع معینی از ورودی‌های آن‌ها در همان لحظه بود. به عبارت دیگر با تغییر همزمان ورودی‌های مدارها، خروجی‌های آن نیز متناسب با ورودی‌ها تغییر می‌کردند. مدارهای ترکیبی توانایی نگهداری و به خاطر سپاری حالت‌های ورودی را ندارند. ماشین‌های حسابگر و سیستم‌های کنترل، برای نگهداری اطلاعات و استفاده مکرر از آن‌ها نیاز به حافظه دارند. مدارهای دارای حافظه را مدارهای ترتیبی می‌نامند. این مدارها قابلیت به خاطر سپاری (در یاد نگهداشتن) ترتیب پیامدها را دارند.

یک مدار ترتیبی شامل دو بخش اساسی به شرح زیر است:

الف) بخشی که بر اساس وضعیت قبلی خروجی‌های مدار، توابعی را ایجاد می‌کند. این بخش، مدار پس خورد نامیده می‌شود.

ب) بخشی که وضعیت مدار را بر اساس حالت ورودی‌های مدار و ورودی‌های دریافتی از مدار فیدبک مشخص می‌کند و وضعیت جدید سیستم را به وجود می‌آورد. این بخش را مدار اصلی می‌نامند.

شكل ۱-۵-۱ بلوک دیاگرام مدار ترتیبی را نشان می‌دهد.




شكل ۱-۵-۲-۱ بلوک دیاگرام فلیپ‌فلپ RS

یک سلول حافظه باید قابلیت حفظ اطلاعات ثبت شده (به خاطرسپاری، به یادسپاری، نگهداری) را داشته باشد. به عبارت دیگر، یک سلول حافظه باید دارای قابلیت‌های زیر باشد:

- پذیرش اطلاعات در هر زمان،

- حفظ اطلاعات پذیرفته شده تا هر زمان،

- جایگزینی اطلاعات جدید به جای اطلاعات قبلی در هر زمان.



شكل ۱-۵-۲-۲ بلوک دیاگرام یک مدار ترتیبی

ممکن است یک مدار ترتیبی بیش از یک ورودی یا خروجی داشته باشد. در اغلب مدارهای ترتیبی زمان

در این شرایط می‌گوییم فلیپ‌فلاب Set شده است. در صورتی که یک پالس به ورودی Reset برسد، ترانزیستور Q_1 را به حالت اشباع می‌برد و ولتاژ کلکتور ترانزیستور Q_1 را کاهش می‌دهد. کاهش ولتاژ، بیس ترانزیستور Q_2 را به حالت خاموشی می‌برد و شرایط زیر حاکم می‌شود.

$$V_{C1} = V_{CE(Sat)} \approx 0.22V$$

$$Q \equiv \text{Low} \equiv \ll 0 \gg$$


$$V_{C2} \approx V_{CC} = +5\text{ volt}$$

$$\bar{Q} \equiv \text{High} \equiv \ll 1 \gg$$

در این حالت می‌گوییم فلیپ‌فلاب Reset شده است. با قطع پالس‌های Set و Reset، مدار، آخرین وضعیت خود را حفظ می‌کند. این وضعیت را حالت ذخیره می‌نامیم.

با اعمال همزمان پالس‌های Set و Reset به هردو ترانزیستور، این وضعیت یک حالت ناخواسته یا تعریفنشده است که در فرایند کار مدار باید از ایجاد این حالت پرهیز کنیم.

در شکل ۵-۴ نمودار زمانی پالس‌های Set و Reset و خروجی‌های Q و \bar{Q} رسم شده است.




شکل ۵-۴ - پاسخ مدار به ورودی‌های Set و Reset

۵-۲-۲ - مدار الکترونیکی فلیپ‌فلاب RS:

فلیپ‌فلاب‌ها مدارهای الکترونیکی با دو وضعیت پایدار هستند. این گونه مدارها را مولتی‌ویراتور بی‌استابل (Bistable multivibrator) می‌نامند.

در شکل ۵-۳ مدار الکترونیکی یک نمونه از این فلیپ‌فلاب‌ها را مشاهده می‌کنید. این مدار باید همیشه یکی از ترانزیستورها در حالت قطع و دیگری در حالت اشباع باشد. ورودی‌های Set و Reset را به ترتیب به بیس ترانزیستورهای Q_1 و Q_2 می‌دهیم و خروجی‌های Q و \bar{Q} به ترتیب از کلکتور ترانزیستورهای Q_1 و Q_2 دریافت می‌کنیم.



شکل ۵-۵ - مدار الکترونیکی یک نمونه فلیپ‌فلاب

اگر یک پالس ساعت به ورودی Set برسد، ترانزیستور Q_1 را به حالت اشباع می‌برد و موجب کاهش شدید ولتاژ کلکتور آن می‌شود. این کاهش ولتاژ، ترانزیستور Q_2 را به حالت قطع می‌کشاند؛ زیرا ولتاژ کافی به پایه بیس آن نمی‌رسد تا روشن بماند. در این حالت شرایط زیر برقرار می‌شود.

$$V_{C1} \approx V_{CC} = +5\text{ volt}$$

$$Q \equiv \text{High} \equiv \ll 1 \gg$$


$$V_{C2} = V_{CE(Sat)} \approx 0.2V$$

$$\bar{Q} \equiv \text{Low} \equiv \ll 0 \gg$$

و

و


نمی‌کند. شکل ۵-۶ این حالت را نشان می‌دهد.



شکل ۵-۶ - حالت اول $S = 0$ و $R = 0$

حالت دوم: حال اگر $S = R = 0$ و **حالت قبلی** فلیپ‌فلپ به صورت $Q = 1$ و $\bar{Q} = 0$ باشد، ورودی‌های دروازه ۱ هر دو در حالت صفر منطقی قرار دارد و خروجی آن در حالت یک باقی می‌ماند، از طرفی چون یکی از ورودی‌های دروازه ۲ در حالت یک منطقی است، خروجی این دروازه نیز در حالت صفر باقی می‌ماند. به این ترتیب باز هم وضعیت خروجی‌ها تغییر نمی‌کند.

شکل ۵-۷ این حالت را نشان می‌دهد.




شکل ۵-۷ - حالت دوم $S = 0$ و $R = 0$

حالت سوم: اکنون **حالتی را در نظر می‌گیریم** که $S = 1$ و $R = 0$ باشد. در این حالت بدون توجه به وضعیت قبلی فلیپ‌فلپ، به دلیل اینکه یکی از ورودی‌های دروازه ۱ در حالت یک منطقی است، خروجی این دروازه صفر می‌شود. با صفر شدن خروجی دروازه ۱ هر دو ورودی دروازه ۲ در حالت صفر منطقی قرار می‌گیرد و خروجی آن به حالت یک منطقی می‌رود. به بیان دیگر اگر $S = 0$ و $R = 1$ باشد، بدون توجه به وضعیت قبلی، سیستم به حالت $Q = 1$ و $\bar{Q} = 0$ می‌رود، شکل ۵-۸ این حالت را نشان می‌دهد.

با مراجعه به جدول دوم کتاب آزمایشگاه مجازی مدار فلیپ‌فلپ RS را شبیه‌سازی کنید و عملکرد آن را مورد تحلیل قرار دهید.

۵-۲-۳ - فلیپ‌فلپ RS با استفاده از گیت

NOR: در شکل ۵-۵ مدار معادل فلیپ‌فلپ که با دروازه‌های NOR اجرا شده است را مشاهده می‌کنید. در این شکل خروجی گیت شماره ۱ به ورودی گیت شماره ۲ و خروجی گیت شماره ۲ به ورودی گیت شماره ۱ فیدبک شده است. تفکیک مدارهای پس خورد (فیدبک) و اصلی از یکدیگر امکان‌پذیر نیست. این گونه مدارها را مدارهای ادغام شده در یکدیگر (مُدمَغَم) می‌نامند.



شکل ۵-۵ - مدار SR-FF با گیتهای NOR

مدار دارای دو ورودی اصلی S و R و دو ورودی Q و \bar{Q} از طریق مدار فیدبک است. لذا می‌تواند $2^3 = 8$ حالت مختلف داشته باشد. می‌دانیم در دروازه NOR اگر یکی از ورودی‌ها در حالت «یک» منطقی باشد، خروجی آن در حالت «صفر» منطقی قرار می‌گیرد. با درنظر گرفتن این نکته و با توجه به تأخیر در انتشار گیتهای منطقی به تشریح مرحله‌به‌مرحله مدار می‌پردازیم.

حالت اول: اگر ورودی‌های S و R هر دو در حالت صفر منطقی باشد و **حالت قبلی** فلیپ‌فلپ به صورت $Q = 1$ و $\bar{Q} = 0$ باشد؛ هر دو ورودی دروازه ۲ در حالت صفر قرار می‌گیرد لذا خروجی آن در حالت یک باقی ماند (سطر اول جدول صحّت NOR) از سوی دیگر یکی از ورودی‌های دروازه ۱ در حالت یک قرار دارد لذا خروجی این دروازه نیز در حالت صفر باقی می‌ماند. به عبارت دیگر، وضعیت خروجی‌ها تغییر

فوق را می‌توانیم به صورت جدول ۱-۵ خلاصه کنیم.

جدول ۱-۵- جدول صحبت فلیپ‌فلاب SR


وضعیت ورودی‌ها		FF-RS خروجی		وضعیت فعلی خروجی	
S	R	$Q_{(t-1)}$	$\bar{Q}_{(t-1)}$	$Q_{(t)}$	$\bar{Q}_{(t)}$
0	0	0	1	0	1
0	0	1	0	1	0
0	1	0	1	0	1
0	1	1	0	0	1
1	0	0	1	1	0
1	0	1	0	1	0
1	1	0	1	0	0
1	1	1	0	0	0

برای بهتر به خاطرسپردن جدول ۱-۵ آن را به صورت جدول ۲-۵ خلاصه می‌کنیم.


جدول ۲-۵- مختصر شده SR-FF با دروازه‌های NOR

S	R	$Q_{(t)}$	حالة
0	0	$Q_{(t-1)}$	حفظ وضعیت قبلی
0	1	0	Reset
1	0	1	Set
1	1	*	غیر مجاز

۵-۴- فلیپ‌فلاب RS با استفاده از گیت NAND: فلیپ‌فلاب SR را می‌توان با دروازه‌های NAND نیز طراحی کرد. در شکل ۵-۱۱ مدار یک فلیپ‌فلاب که با دروازه‌های NAND طراحی شده است را مشاهده می‌کنید، در جدول ۳-۵ جدول صحبت آن دیده می‌شود.




شکل ۵-۱۱- فلیپ‌فلاب SR با گیت‌های NAND



شکل ۸-۵- حالت سوم $S=0$ و $R=1$


حالت چهارم: اگر $S = 1$ و $R = 0$ باشد، چون یکی از ورودی‌های دروازه ۲ در حالت یک منطقی است و خروجی آن به حالت صفر منطقی می‌رود. در این صورت، هر دو ورودی دروازه ۱ در حالت صفر منطقی قرار می‌گیرد و خروجی این دروازه نیز یک می‌شود به بیانی دیگر اگر $S = 1$ و $R = 0$ باشد، بدون توجه به وضعیت قبلی سیستم، $Q = 1$ و $\bar{Q} = 0$ می‌شود. شکل ۹-۵ این حالت را نشان می‌دهد.



شکل ۹-۵- حالت چهارم $S=1$ و $R=0$


حالت پنجم: حالتی را در نظر می‌گیریم که $S = R = 1$ شود. در این حالت نیز چون دست کم یکی از ورودی‌های هر دو دروازه ۱ و ۲ در حالت یک منطقی است، خروجی‌های هر دو دروازه در حالت صفر منطقی قرار می‌گیرد.

شکل ۱۰-۵ این حالت را نشان می‌دهد.




شکل ۱۰-۵- حالت پنجم $S=1$ و $R=1$

اگر وضعیت خروجی‌های فلیپ‌فلاب را قبل از تغییر حالت با $Q_{(t-1)}$ و $\bar{Q}_{(t-1)}$ و وضعیت خروجی‌های آن را بعد از تغییر حالت با $Q_{(t)}$ و $\bar{Q}_{(t)}$ نشان دهیم، تحلیل



شکل ۵-۱۲-۵- اثر لرزش کلید در مدار فلیپ‌فلاب SR با گیت NAND
این قطع و وصل‌ها ممکن است باعث بروز اشتباهاتی در عملکرد مدارهای منطقی ترتیبی شود برای حذف این لرزش‌ها از مدار شکل ۵-۱۳ استفاده می‌کنیم.
مقاآمت‌های Pull up یا افزاینده سطح ولتاژ



شکل ۵-۱۳-۵- مدار فلیپ‌فلاب SR بدون اثر لرزش کلید

در شکل ۵-۱۳ اگر کلید را در حالت ۱ فرض کنیم فلیپ‌فلاب Set می‌شود. حال اگر کلید تغییر وضعیت دهد، به محض اوّلین اتصال با کنتاکت ۲ مقدار $S=1$ می‌شود و فلیپ‌فلاب را Reset می‌کند. جدا شدن کنتاکت متحرک کلید از کنتاکت ثابت ۲، در فلیپ‌فلاب حالت ذخیره ($S=R=1$) به وجود می‌آید. لذا خروجی‌های آن تغییر وضعیت نمی‌دهد. همین‌طور

جدول ۳-۵ جدول صحت فلیپ‌فلاب SR با گیت NAND

S	R	$Q_{(t)}$
0	0	*
0	1	1
1	0	0
1	1	$Q_{(t-1)}$

غیر مجاز ←
← Set
← Reset
حالت ذخیره ←

تمرين کلاسي ۱-۵: جدول صحت ۴ حالتی مدار شکل ۱۱-۵ را به دست آورید و آن را با جدول صحت ۴ حالتی فلیپ‌فلاب طراحی شده با دروازه‌های NOR مقایسه کنید.

فلیپ‌فلاب SR را به نام قفل SR-Latch نیز می‌نامند. زیرا پس از از بین رفتن فرمان‌های Set و Reset فلیپ‌فلاب طبق جدول ۵-۴ در آخرین وضعیت خود قفل می‌شود.

جدول ۴-۵- جدول فلیپ‌فلاب قفل

S	R	$Q_{(t)}$
0	0	*
0	1	1
1	0	0
1	1	$Q_{(t-1)}$


غیر مجاز ←
← Set
← Reset
حالت ذخیره ←

یکی از کاربردهای مدار شکل ۱۱-۵ حذف لرزش کلیدهای مکانیکی (Bounce) است. وقتی یک کلید، تغییر وضعیت می‌دهد به دلیل لرزش ناشی از این تغییر وضعیت، در طی چند میلی ثانیه اول قطع و وصل‌های مکرر در بین کنتاکت ثابت و کنتاکت متحرک کلید پدید می‌آید، شکل ۵-۱۲ وضعیت اثر لرزش کلیدها را نشان می‌دهد.

Clock Pulse یا پالس ساعت ورودی (CP) به عنوان یک سیگنال فعال‌ساز عمل می‌کند. هنگامی که $CP = 0$ است، S_1 و R_1 یک می‌شود. در این شرایط خروجی Q و \bar{Q} تغییر وضعیت نمی‌دهند و حالت قبل خود را حفظ می‌کنند، شکل ۵-۱۵ و ۵-۱۶ این حالتها را نشان می‌دهد.


در واقع این شکل‌ها نشان می‌دهد که وضعیت S و R هرچه باشد چون پالس ساعت در وضعیت صفر منطقی است، خروجی حالت قبل خود را حفظ می‌کند و ثابت می‌ماند.

ورودی‌های S و R اثری در خروجی ندارند.



شکل ۵-۱۵ - خروجی $Q = 1$ = حالت قبل را حفظ می‌کند و ثابت می‌ماند.

ورودی‌های S و R اثری در خروجی ندارند.



شکل ۵-۱۶ - خروجی $Q = 0$ = حالت قبل را حفظ می‌کند و ثابت می‌ماند.

اگر $CP = 1$ شود خروجی گیت NAND شماره ۳ و ۴ براساس ورودی‌های S و R تغییر می‌کند و در این حالت خروجی Q و \bar{Q} مطابق جدول درستی فلیپ‌فلپ S-R می‌شود شکل ۵-۱۷ مدار فلیپ‌فلپ SR ساعتی را در زمان اعمال پالس ساعت نشان می‌دهد.


به هنگام تغییر وضعیت از ۱ به ۰ نیز با اولین تماس کن tact متحرک با کن tact ثابت ۱ فلیپ‌فلپ Set می‌شود.

۵-۲-۵ - فلیپ‌فلپ SR ساعتی: فلیپ‌فلپ SR دو اشکال اساسی دارد:

۱) عکس‌عمل نشان دادن فوری نسبت به تغییر وضعیت ورودی‌ها

۲) وجود حالت تعریف نشده (غیر مجاز)

نخستین اشکال، عکس‌عمل نشان دادن فوری نسبت به تغییر وضعیت ورودی‌ها است. یعنی به محض آن که ورودی‌های مدار تغییر کند، خروجی‌های آن نیز متناسب با این تغییر وضعیت‌ها، تغییر می‌کند. برای رفع این مشکل، مدار فلیپ‌فلپ SR را مطابق شکل ۵-۱۴ اصلاح می‌کنیم. در این مدار پالس ساعت (Clock Pulse) به عنوان یک سیگنال فعال‌ساز عمل می‌کند.



شکل ۵-۱۴ - مدار فلیپ‌فلپ SR ساعتی

جدول ۵-۵ جدول صحت فلیپ‌فلپ SR ساعتی را نشان می‌دهد.

جدول ۵-۵ - جدول صحت فلیپ‌فلپ SR ساعتی

Clock	S	R	Q
0	0	0	تغییر نمی‌کند
0	0	1	" "
0	1	0	" "
0	1	1	" "
1	0	0	تغییر نمی‌کند
1	0	1	0 Reset
1	1	0	1 Set
1	1	1	غیر مجاز


صفر منطقی باشد، ورودی‌های دروازه‌های ۱ و ۲ که فلیپ‌فلاب RS را می‌سازند، در حالت $S_1 = R_1 = 1$ هستند و فلیپ‌فلاب در حالت ذخیره باقی می‌ماند. به عبارت دیگر، ورودی‌های S و R را حس نمی‌کند.

وقتی پالس ساعت حالت یک منطقی داشته باشد، دروازه‌های ۳ و ۴ شکل ۵-۱۷ باز شده و اطلاعات ورودی توسط فلیپ‌فلاب خوانده می‌شود.

۵-۳- تقسیم‌بندی فلیپ‌فلاب‌ها براساس پالس ساعت


چگونگی عملکرد فلیپ‌فلاب‌ها را براساس پالس ساعت نیز تقسیم‌بندی می‌کنند. در این تقسیم‌بندی چهار حالت به وجود می‌آید.

حالت اول: عامل با سطح مثبت پالس ساعت: اگر فلیپ‌فلاب با سطح مثبت پالس ساعت عمل کند (عامل با سطح مثبت)، یعنی در شرایطی که Clock در حالت پایدار یک است، اطلاعات ورودی را بپذیرد آن را به صورت شکل ۵-۲۰ نشان می‌دهند.




شکل ۵-۲۰- فلیپ‌فلاب عامل با سطح مثبت پالس ساعت

حالت دوم: عامل با سطح منفی پالس ساعت: چنانچه فلیپ‌فلاب با سطح منفی پالس ساعت عمل کند (عامل با سطح منفی)، در شرایطی که Clock Pulse در حالت پایدار صفر است و اطلاعات ورودی را بپذیرد آن را به صورت شکل ۵-۲۱ نشان می‌دهند.




شکل ۵-۲۱- فلیپ‌فلاب عامل با سطح منفی پالس ساعت




شکل ۵-۱۷- CP=1 است. Q و \bar{Q} از مقادیر S و R تبعیت می‌کنند.

شکل ۵-۱۸- ۵ بلوک دیاگرام فلیپ‌فلاب SR ساعتی را نشان می‌دهد.



شکل ۵-۱۸- بلوک دیاگرام فلیپ‌فلاب SR ساعتی

در شکل ۵-۱۹ نمودار زمانی ورودی‌ها و خروجی مدار فلیپ‌فلاب SR ساعتی را مشاهده می‌کنید. ورودی‌های S و R فقط در زمان حضور Clock می‌توانند مؤثر واقع شوند.



شکل ۵-۱۹- نمودار زمانی ورودی‌ها و خروجی فلیپ‌فلاب ساعتی


شکل موج ورودی‌ها و خروجی Q در نمودار زمانی مدار با توجه به جدول صحت فلیپ‌فلاب SR ساعتی مطابق جدول ۵-۵ رسم شده است.

در شکل ۵-۱۹ مدامی که پالس ساعت در حالت

شکل ۵-۲۵- نمودار زمانی ورودی‌های فلیپ‌فلاب و خروجی آن را بر اساس حالت‌های مختلف پالس ساعت در جدول ۵-۶ نشان می‌دهد.


جدول ۵-۶- جدول صحت فلیپ‌فلاب RS ساعتی با ورودی پالس ساعت

Clock	S	R	Q
0	x	x	بدون تغییر
1	x	x	" "
↓	x	x	" "
↑	0	0	بدون تغییر
↑	0	1	0 Reset
↑	1	0	1 Set
↑	1	1	منوع



شکل ۵-۲۵- نمودار زمانی پالس ساعت به ورودی‌ها و عملکرد خروجی فلیپ‌فلاب SR ساعتی


۴-۵- الگوی پرسش
۴-۱- در شکل ۵-۲۶ اگر $A = 1$ و $B = 1$ باشد Q و \bar{Q} در چه حالت منطقی قرار دارند؟



شکل ۵-۲۶- مربوط به سوال ۱ الگوی پرسش


۴-۲- در شکل ۵-۲۷ الف و ب وضعیت خروجی Q و \bar{Q} فلیپ‌فلاب RS ساعتی با گیت NAND تعیین کنید.

حالت سوم: عامل با لبۀ بالاروندۀ پالس ساعت: اگر فلیپ‌فلاب بالبۀ بالاروندۀ (مثبت) پالس ساعت عمل کند (عامل با لبۀ بالاروندۀ)، یعنی در شرایطی که پالس ساعت لبۀ بالاروندۀ را طی می‌کند، اطلاعات را بپذیرد آن را به صورت شکل ۵-۲۲ نشان می‌دهند.




شکل ۵-۲۲- فلیپ‌فلاب عامل با لبۀ بالاروندۀ پالس ساعت

حالت چهارم: عامل با لبۀ پایین روندۀ پالس ساعت: اگر فلیپ‌فلاب با لبۀ پایین روندۀ (منفی) پالس ساعت عمل کند (عامل با لبۀ پایین روندۀ)، یعنی در شرایطی که پالس ساعت لبۀ پایین روندۀ را طی می‌کند، اطلاعات را بپذیرد آن را به صورت شکل ۵-۲۳ نمایش می‌دهند.




شکل ۵-۲۳- فلیپ‌فلاب عامل با لبۀ پایین روندۀ پالس ساعت

وضعیت بی‌اهمیت **Don't care**: در مدارهای منطقی اگر وضعیت منطقی متغیر با یک خط ورودی (صفر یا یک بودن آن) اثری روی خروجی نداشته باشد، آن را وضعیت بی‌اهمیت می‌نامند و با X نشان می‌دهند. در شکل ۵-۲۴ و جدول ۵-۶ عملکرد ورودی‌های S و R با حالت X و عملکرد پالس ساعت در فلیپ‌فلاب RS ساعتی نشان داده شده است.




شکل ۵-۲۴- فلیپ‌فلاب RS ساعتی با پالس ساعت

زمانی ورودی‌های آن و مشخصه تأخیر در انتشار، نمودار خروجی را رسم کنید.




شکل ۵-۳۰ - مربوط به سؤال ۵ الگوی پرسش

۵-۵ - فلیپ‌فلاب
یکی از اشکال‌های فلیپ‌فلاب S-R مربوط به حالت تعريف نشده آن یعنی وضعیت $S = R = 1$ است. زیرا در این حالت وضعیت غیر مجاز پیش می‌آید.
برای اصلاح این حالت از فلیپ‌فلاب J-K استفاده می‌شود. در شکل ۵-۳۱ مدار فلیپ‌فلاب J-K رسم شده است.




شکل ۵-۳۱ - فلیپ‌فلاب J-K

بلوک دیاگرام فلیپ‌فلاب J-K را در شکل ۵-۳۲ مشاهده می‌کنید.




شکل ۵-۳۲ - نماد بلوکی فلیپ‌فلاب J-K

جدول درستی فلیپ‌فلاب J-K در جدول ۵-۷ آمده است.



در $R = 1$ و $S = 0$

الف




در $R = 0$ و $S = 1$

(ب)


شکل ۵-۲۷ - مربوط به سؤال ۲ الگوی پرسش

۴-۳ - ۵ - فلیپ‌فلاب شکل ۵-۲۸ با کدام مشخصه پالس ساعت کار می‌کند؟



شکل ۵-۲۸ - مربوط به سؤال ۳ الگوی پرسش

۴-۴ - ۵ - SR-FF شکل ۵-۲۹ را در نظر بگیرید. در فاصله زمانی که پالس ساعت فعال است (در حالت «یک» منطقی قرار دارد) چنانچه در این شرایط وضعیت ورودی‌های فلیپ‌فلاب تغییر کند خروجی‌های آن در چه وضعیتی قرار می‌گیرند؟ آیا تغییر وضعیت خروجی‌ها در سیستم اختلال ایجاد می‌کند یا خیر؟
شرح دهید.




شکل ۵-۲۹ - مربوط به سؤال ۴ الگوی پرسش

۴-۵ - ۵ - با استفاده از مدار شکل ۵-۳۰ و نمودار

حالت کلیدی می‌نامند.


باید توجه داشت تغییر وضعیت Q و \bar{Q} زمانی رخ می‌دهد که پالس ساعت فعال باشد، ($CP=1$) طبیعی است اگر پالس ساعت فعال نباشد یعنی $CP=0$ شود Q و \bar{Q} تغییر وضعیت نمی‌دهند و حالت اولیه خود را حفظ می‌کنند.

۱-۵-۵-۵-عیب فلیپ‌فلاب J-K: همان‌طور که مشاهده کردید فلیپ‌فلاب J-K توانسته است حالت تعریف نشده فلیپ‌فلاب S-R را برطرف کند. چون خروجی‌های Q و \bar{Q} مستقیماً به ورودی‌ها فیدبک شده‌اند. اگر در این حالت پالس ساعت برابر با (۱) باقی بماند، به دلیل وجود فیدبک، مقادیر مرتبأ تغییر می‌کنند و خروجی فلیپ‌فلاب دائمًا بین صفر و یک نوسان می‌کند. در شکل ۵-۳۵ ۵ الف و ب تغییر وضعیت Q و \bar{Q} نشان داده شده است.



$Q = 0, K = 1, J = 1$
فیدبک می‌یابد.

(الف)



ب

شکل ۵-۳۵-با فیدبک خروجی Q و \bar{Q} به ورودی وضعیت جدید ۱ و $\bar{Q} = 0$ و $Q = 1$ ظاهر شده است.


حال اگر مطابق شکل ۵-۳۶ پالس ساعت مساوی صفر ($CP=0$) شود، در این لحظه Q روی آخرین وضعیت خود ثابت می‌ماند. این حالت فلیپ‌فلاب را

جدول ۷-۵-جدول صحبت فلیپ‌فلاب J-K

ورودی J	ورودی K	خروجی بعد از اعمال پالس ساعت
0	0	$Q_{(t-1)}$
0	1	0
1	0	1
1	1	$\bar{Q}_{(t-1)}$


خروجی قبل از اعمال پالس ساعت $Q_{(t-1)}$

این جدول نشان می‌دهد حالت ممنوعه برطرف شده است یعنی هنگامی که $J=K=1$ می‌شود، اگر فلیپ‌فلاب مطابق شکل ۵-۳۳ در حالت Set یعنی $Q=1$ قرار داشته باشد، وضعیت آن تغییر می‌کند و Reset می‌شود.



شکل ۵-۳۳- $J=1$ و $K=1$ خروجی $Q=1$ است


بنابراین مطابق شکل ۵-۳۴، خروجی $Q=1$ به حالت تغییر حالت می‌دهد.




شکل ۵-۳۴- در وضعیت ۱ $J=1$ و $K=1$

Q و \bar{Q} بر عکس حالت قبل شده است.

هم‌چنین اگر فلیپ‌فلاب در وضعیت Reset یعنی $Q=0$ باشد با برقراری $J=K=1$ به وضعیت Set می‌رود. یعنی $Q=1$ می‌شود به عبارت دیگر حافظه به حالتی بر عکس وضعیت قبلی خود تغییر حالت می‌دهد. این وضعیت را که شبیه قطع و وصل کردن یک کلید است




الف) پالس ساعت Master




ب) پالس ساعت Slave

شکل ۵-۳۸ - پالس‌های Master و Slave

هنگامی که پالس از ولتاژ صفر به سمت سطح ولتاژ زیاد تغییر می‌کند، به این بخش لبۀ صعودی پالس (لبه بالارونده) گویند. شکل ۵-۳۹ - الف لبۀ صعودی پالس را نشان می‌دهد. هنگامی که پالس از سطح ولتاژ زیاد به سمت سطح ولتاژ صفر نزول می‌کند این بخش، لبۀ نزولی پالس (پایین رونده) نام دارد. شکل ۵-۳۹ - ب لبۀ نزولی پالس را نشان می‌دهد.




الف) پالس و لبۀ صعودی آن



ب) پالس و لبۀ نزولی آن


شکل ۵-۳۹ - پالس ساعت و لبۀ‌های صعودی و نزولی

پدیده دور خود چرخیدن Race Around می‌گویند. در این حالت وضعیت خروجی بین صفر و یک در حال نوسان است. برای برطرف کردن این عیب از فلیپ‌فلاب JK-MS استفاده می‌شود.




شکل ۵-۳۶ - Q و \bar{Q} فیدبک می‌شوند چون $CP=0$ است خروجی تغییر نمی‌کند

: (JK-Master slave) JK-MS فلیپ‌فلاب از دو فلیپ‌فلاب S-R مجزا و مشابه هم درست شده است که یکی مستر (اصلی - Master) و دیگری اسلیو (فرعی - Slave) نام دارد. این فلیپ‌فلاب‌ها هردو بالبه بالارونده عمل می‌کنند. شکل ۵-۳۷ بلوك دیاگرام این فلیپ‌فلاب را نشان می‌دهد. خطوط فیدبک از Q و \bar{Q} به ورودی‌ها رسم نشده است.



شکل ۵-۳۷ - بلوك دیاگرام فلیپ‌فلاب JK-MS بدون رسم مسیر فیدبک

با توجه به بلوك دیاگرام شکل ۵-۳۷ درمی‌یابیم پالس ساعت فلیپ‌فلاب Master معکوس (NOT) می‌شود و به عنوان پالس ساعت فلیپ‌فلاب Slave عمل می‌کند. شکل‌های ۵-۳۸ الف و ب وضعیت پالس ساعت Slave و Master را نسبت به هم نشان می‌دهد.




شکل ۵-۴۲- هنگامی که Q و \bar{Q} به ورودی مدار فیدبک می‌رسند، $CP = 0$ است.

جدول درستی فلیپ‌فلاب JK-MS مانند جدول درستی فلیپ‌فلاب JK است. فقط در فلیپ‌فلاب JK-MS اطلاعات در لبّه نزولی پالس ساعت وارد حافظه می‌شوند.

جدول ۵-۸ جدول درستی فلیپ‌فلاب JK-MS را نشان می‌دهد بلوك دیاگرام فلیپ‌فلاب JK-MS را در شکل ۵-۴۳ ملاحظه می‌کنید.

جدول ۵-۸- درستی فلیپ‌فلاب JK-MS

J	K	CP	Q_t
0	0		حالت قبلی را حفظ می‌کند $Q_{(t-1)}$
0	1		0 RESET
1	0		1 SET
1	1		حالت قبلی عکس می‌شود $\bar{Q}_{(t-1)}$




شکل ۵-۴۳- بلوك دیاگرام فلیپ‌فلاب JK-MS

تمرین کلاسی ۲-۵: در شکل ۵-۴۴-الف مداریک فلیپ‌فلاب JK را مشاهده می‌کنید. جدول ۵-۹ جدول صحت فلیپ‌فلاب JK را نشان می‌دهد. شکل موج‌های ورودی و پالس ساعت در شکل ۵-۴۴-ب رسم شده است.


شکل موج خروجی Q و \bar{Q} را در نمودار شکل ۵-۴۵-ب رسم کنید.

در فلیپ‌فلاب JK-MS در هنگام لبّه صعودی پالس، اطلاعات ورودی وارد حافظه Master می‌شود. شکل ۵-۴۰ نشان می‌دهد که اطلاعات ورودی وارد حافظه Master شده است.




شکل ۵-۴۰- در هنگام لبّه صعودی پالس ورودی، اطلاعات وارد حافظه Master می‌شود.


در هنگام لبّه نزولی پالس ساعت ورودی، پالس ساعت فلیپ‌فلاب Slave صعود می‌کند و اطلاعات حافظه Master، وارد حافظه Slave که حافظه خروجی است می‌شود. در شکل ۵-۴۱ لبّه نزولی پالس ساعت Master و لبّه صعودی پالس ساعت Slave و ورود اطلاعات حافظه Master به حافظه Slave نشان داده شده است. مشاهده می‌شود هنگامی که اطلاعات به خروجی فلیپ‌فلاب Slave انتقال می‌یابد و می‌خواهد به ورودی فلیپ‌فلاب Master فیدبک شود، دروازه فلیپ‌فلاب Master بسته است یعنی $CP = 0$ است (شکل ۵-۴۲). بدین ترتیب اطلاعات برگشتی نمی‌تواند وارد حافظه Master شود و حافظه را به نوسان درآورد.



شکل ۵-۴۱- در هنگام لبّه نزولی پالس ساعت ورودی، پالس ساعت Slave صعود می‌کند و اطلاعات وارد حافظه می‌شود.



الف) نماد قراردادی فلیپ فلاپ JK با لبۀ پایین رونده پالس ساعت



ب) شکل موج ورودی‌ها و خروجی‌های فلیپ فلاپ

شکل ۴-۵-۴۴- مدار فلیپ فلاپ JK و نمودار زمانی ورودی‌های آن



جهت هنرجویان علاقه‌مند: با توجه به مدار شکل ۴-۵ و پالس ساعت ورودی


(الف) چنانچه ورودی J را یک منطقی و ورودی K را صفر منطقی قرار دهیم و با توجه به این که $Q = 1$ و $\bar{Q} = 0$ است. خروجی‌های Master (اصلی) یعنی y و \bar{y} چه مقداری خواهند داشت؟

(ب) اگر پالس ساعت لبۀ پایین رونده خود را طی کند، Q و \bar{Q} چه مقداری را خواهند داشت؟

(پ) اگر ورودی $J = 1$ و $K = 1$ قرار دهیم، وضعیت خروجی‌های y و \bar{y} و Q و \bar{Q} را بنویسید.


جدول ۹-۵- جدول صحت فلیپ فلاپ JK

CP	J	K	Q_t
0	x	x	$Q_{(t-1)}$ بدون تغییر
1	x	x	$Q_{(t-1)}$ " "
↓	0	0	$Q_{(t-1)}$ بدون تغییر
↓	0	1	0 Reset
↓	1	0	1 Set
↓	1	1	$\bar{Q}_{(t-1)}$ Toggle



نایابی ایجاد می‌کند. وضعیت $\text{Pr} = 1$ تغییری در حافظه به وجود نمی‌آورد.

۵-۵- عملکرد ورودی‌های پیش تنظیم (Preset) و پاک کردن (Clear) در (Clr) و پاک کردن (Clear) (Preset) در زمان تغذیه به مدار فلیپ‌فلاب، وضعیتی که حافظه در آن قرار می‌گیرد یعنی حالت Q، در انواع فلیپ‌فلاب‌ها کاملاً تصادفی است. برای ایجاد یک حالت معین و تعریف شده اولیه از ورودی پیش تنظیم (Preset) و پاک کردن (Clear) استفاده می‌کنیم. \bar{Q} و Q مانند شکل ۴۶-۵-ب مستقیماً روی Q و \bar{Q} اثر می‌گذارند. در شکل ۴۶-۵-الف بلوک دیاگرام فلیپ‌فلاب JK با Pr و Clr نشان داده شده است.



شکل ۵-۴۶ - ورودی‌های Clear و Preset و بلوک دیاگرام JK فلیپ فلامپ

$$\Pr = \cdot$$
$$\text{Cr} = \text{J}$$

Q = 1


$$\Pr = 1$$
$$\text{Cr} = \bullet$$

Q =


نکته: با توجه به این که پر کردن حافظه با $Cr=0$ و پاک شدن آن، با حالت $Pr=0$ انجام می‌شود، برای نمایش خطوط ورودی در نقشه‌ها، از نمادهای \overline{Cr} و \overline{Pr} استفاده می‌کنند. این نمادها فقط Active Low یعنی پر شدن و خالی شدن حافظه را با صفر نشان می‌دهد و قرار گرفتن علامت نات (\overline{Cr} و \overline{Pr}) روی نمادها به معنی تغییر حالت دادن ورودی نیست.

در صورتی که $Pr = 1$ باشد مقدار $Cr = 0$ می‌شود، همچنین اگر $Pr = 1$ باشد مقدار $Cr = 0$ خواهد شد. اینداد شرایط $Pr = 0$ و $Cr = 0$ حالت

ظاهری این آی‌سی را نشان می‌دهد. در شکل ۵-۴۸ فلیپ‌فلاب‌های داخل این آی‌سی رسم شده‌اند.



شکل ۵-۴۷ - شکل ظاهری آی‌سی ۷۴۷۶



شکل ۵-۴۸ - نماد داخلی آی‌سی ۷۴۷۶

جدول ۵-۱۱ جدول درستی یکی از فلیپ‌فلاب‌های ۷۴LS76 را نشان می‌دهد. حالت X به معنی این است که وضعیت ورودی اهمیتی ندارد و می‌تواند صفر یا یک باشد. (جدول در صفحه بعد)

۵-۵ - فلیپ‌فلاب نوع D (تأخیری یا Delay)

این فلیپ‌فلاب تنها دارای یک ورودی است که ورودی (D) نام دارد (شکل ۵-۴۹).

جدول ۱۰-۵ جدول درستی کامل یک فلیپ‌فلاب JK همراه با خطهای Pr و Cr رسم شده است.

جدول ۱۰-۵ - جدول درستی کامل یک فلیپ‌فلاب Cr با ورودی Pr و JK


P _r	C _r	CP	J	K	Q _t
0	0	X	X	X	* حالت ناپایدار
0	1	X	X	X	1 پرشده Preset
1	0	X	X	X	0 Clear
1	1	-	X	X	Q _(t-1) حفظ می‌کند
1	1	↑↓	0	0	Q _(t-1)
1	1	↑↓	0	1	0 Reset
1	1	↑↓	1	0	1 Set
1	1	↑↓	1	1	Q _(t-1) عکس می‌شود

همان طور که قبلاً بیان شد در هنگام وصل اولیه تغذیه مدارهای ترتیبی، حالتی که هر فلیپ‌فلاب انتخاب می‌کند کاملاً تصادفی است. برای ایجاد یک حالت معین و تعریف شده اولیه، از ورودی‌های Preset و Clear استفاده می‌کنند. این ورودی‌ها مستقیماً بر Q و \bar{Q} تأثیر می‌گذارند و چون برای اثرباری آن‌ها روی فلیپ‌فلاب به‌فعال بودن پالس ساعت نیاز نیست، ورودی‌های موازی یا ورودی‌های ناهم‌زمان (Asynchronous Inputs) نامیده می‌شود.

همان‌گونه که در شکل ۵-۴۶-ب مشاهده می‌کنید، این ورودی‌ها مستقیماً دروازه‌های انتهایی مدار را تحت تأثیر قرار می‌دهند. مطابق جدول ۱۰-۵، جدول صحت کامل فلیپ‌فلاب JK با خطهای Pr و Clr، باید از ایجاد حالت $Pr = Cr = 0$ که موجب ناپایداری مدار می‌شود، جلوگیری کرد.


۵-۵-۴ - تراشه آی‌سی ۷۴LS76: این یک تراشه ۱۶ پایه است که در داخل آن دو عدد فلیپ‌فلاب JK-MS جاسازی شده است. شکل ۵-۴۷

جدول درستی فلیپفلاب D مطابق جدول ۵-۱۲ است. در شکل ۵-۵۱ بلوک دیاگرام فلیپفلاب نوع D رسم شده است.




شکل ۵-۵۱ - بلوک دیاگرام فلیپفلاب D

۵-۷ - فلیپفلاب نوع T (کلیدی یا Toggle)
اگر دو ورودی فلیپفلاب JK را به هم وصل کنیم و اتصال مشترک را T بنامیم، فلیپفلاب جدیدی ساخته می‌شود که به آن فلیپفلاب نوع T یا کلیدی گویند.
شکل ۵-۵۲ نحوه تبدیل فلیپفلاب J-K را به T نشان می‌دهد. با توجه به شکل درمی‌یابیم که اطلاعات ورودی‌های J و K با هم برابرند.



شکل ۵-۵۲ - تبدیل فلیپفلاب J-K به T


پس اگر $T = K = 0$ باشد، مطابق شکل ۵-۵۳ است. در این صورت حافظه بدون تغییر می‌ماند.



شکل ۵-۵۳ - T=0 است و Q و Q-bar تغییر نمی‌کند.

جدول ۱۱-۵ - جدول درستی یکی از فلیپفلاب‌های آی‌سی ۷۴۷۶


INPUTS					OUTPUTS	
Preset	Clear	Clock	J	K	Q	\bar{Q}
L	H	X	X	X	H	L
H	L	X	X	X	L	H
L	L	X	X	X	H	H
H	H	↓	L	L	Q	\bar{Q}
H	H	↓	H	L	H	L
H	H	↓	L	H	L	H
H	H	↓	H	H	TOGGLE	
H	H	H	X	X	Q	\bar{Q}



شکل ۵-۴۹ - فلیپفلاب D

از این فلیپفلاب به عنوان یک سلول ثبات (ثبت‌کننده) استفاده می‌کنند. زیرا اطلاعات ورودی آن پس از هر پالس ساعت وارد حافظه فلیپفلاب می‌شود و تا پالس ساعت بعدی آن را حفظ می‌کند.


این فلیپفلاب را می‌توان به کمک هر یک از انواع فلیپفلاب‌های JK, SR یا JK-MSR طراحی کرد. برای این منظور باید ورودی S را نفی کنیم سپس آن را به R اتصال دهیم. همچنین می‌توان ورودی J را نفی کرد و به ورودی K اتصال داد. شکل ۵-۵۰ یک فلیپفلاب D را با استفاده از فلیپفلاب JK نشان می‌دهد.



شکل ۵-۵۰ - فلیپفلاب JK با استفاده از فلیپفلاب D



تمرین کلاسی ۳-۵: شکل موج خروجی Q فلیپ فلاب T را به ازای دو پالس ساعت در شکل ۵-۵۶ رسم کنید.




شکل ۵-۵۶-فلیپفلاب T و شکل موج پالس ساعت و خروجی آن

از فلیپفلاب T اغلب به عنوان تقسیم کننده فرکانس در ساختمان مدارهای ساعت یا شمارنده استفاده می‌شود. شکل ۵-۵۷-الف یک شمارنده و شکل ۵-۵۷-ب شمارنده به عنوان تقسیم کننده فرکانس را نشان می‌دهد.



(الف) یک شمارنده

حال چنانچه $T=K=1$ باشد، در این حالت طبق شکل ۵-۵۴ با هر پالس ساعت وضعیت حافظه برعکس حالت قبل می‌شود. یعنی اگر حافظه Set است به حالت Reset تغییر و اگر Reset است به حالت Set می‌دهد.



شکل ۵-۵۴ است در لبه نزولی پالس ساعت Q برعکس می‌شود.

جدول ۱۳-۵ جدول درستی T-FF را بر اساس عملکرد JK-FF نشان می‌دهد. این جدول را می‌توان به صورت جدول ۵-۱۴ خلاصه کرد. بلوك دیاگرام فلیپفلاب T در شکل ۵-۵۵ آمده است.

جدول ۱۳-۵-جدول درستی T-FF بر اساس عملکرد

JK-FF


T	CLK	J	K	$Q_{(t-1)}$	Q_t
0	↓	0	0	0	0
0	↓	0	0	1	1
1	↓	1	1	0	1
1	↓	1	1	1	0

جدول ۱۴-۵-جدول درستی T-FF

T	CP	Q_t
0	↓	$Q_{(t-1)}$
1	↓	$\overline{Q}_{(t-1)}$

حالات قبلی را حفظ می‌کند

حالات قبلی عکس می‌شود



شکل ۵-۵۵-بلوك دیاگرام T-FF


حل: در بررسی مدار فوق فرض شده است که کلیه فلیپفلاب‌ها در ابتدا Reset شده باشند. بعلاوه، فلیپفلاب‌ها را با لبۀ پایین روندۀ ساعت در نظر گرفته‌ایم.

همان‌طور که مشاهده می‌کنید، فلیپفلاب طبقه C در حکم یک تقسیم‌کننده فرکانس پالس ساعت عمل می‌کند، چون پالس ساعت فلیپفلاب طبقه B از خروجی طبقه C دریافت شده‌است، خروجی این طبقه بار دیگر فرکانس پالس ساعت را تقسیم بر ۲ می‌کند

$$\text{Clock} \\ Q_B = \frac{Q_C}{2} = \frac{\frac{\text{Clock}}{2}}{2} = \frac{\text{Clock}}{4}$$

فلیپفلاب طبقه A فرکانس پالس ساعت را تقسیم بر ۸ می‌کند. در شکل ۵-۵۹ دیاگرام زمانی یک شمارنده سه‌بیتی


$$Q_A = \frac{Q_B}{2} = \frac{\frac{\text{Clock}}{4}}{2} = \frac{\text{Clock}}{8}$$




ب) شمارنده به عنوان مقسم فرکانس

شکل ۵-۵۷- یک شمارنده و شمارنده به عنوان مقسم فرکانس

مثال ۱-۵: اگر سه طبقه فلیپفلاب را مطابق شکل ۵-۵۸ به هم وصل کنیم، یک شمارشگر باینری سه بیتی تشکیل می‌شود. فرکانس و شکل موج خروجی هر یک از فلیپفلاب‌ها را بدست آورید.



شکل ۵-۵۸- مدار شمارنده سه‌بیتی




شکل ۵-۵۹- دیاگرام زمانی یک شمارنده سه‌بیتی

دیاگرام تغییرات خروجی‌های Q و \bar{Q} را رسم کنید.
راهنمایی: فلیپفلاب را براساس جدول ۱۱-۵ تحلیل کنید.


۸- الگوی پرسش

- ۱- در شکل ۵-۶۰ فرض کنید که فلیپفلاب JK- MS در آغاز کار در حالت Reset قرار دارد نمودار



شکل ۵-۶۰- نمودار دیاگرام زمانی مربوط به سؤال ۱ الگوی پرسش

۲- خروجی Q یک D-FF عامل با لبۀ پایین رونده کنید. این جدول رفتار کدام یک از فلیپ‌فلاب‌ها را پالس ساعت را مطابق شکل ۵-۶۱ به ورودی آن نشان می‌دهد؟



برمی‌گردانیم.
با فرض این‌که در آغاز کار فلیپ‌فلاب Reset است، دیاگرام زمانی تغییر وضعیت‌های بعدی آن را رسم کنید، رفتار این مدار، رفتار کدام یک از فلیپ‌فلاب‌ها را نشان می‌دهد؟


Clock	X_2	X_1	$Q(t-1)$	$Q(t)$	$\bar{Q}(t)$
0	0	0	0	0	1
0	0	1	0	1	0
0	1	0	1	0	1
0	1	1	1	1	0
1	0	0	0	0	1
1	0	1	1	1	0
1	1	0	0	0	1
1	1	1	1	1	0

شکل ۵-۶۲- مدار و جدول صحت سؤال ۳ الگوی پرسش


۴- با فرض آن که فلیپ‌فلاب شکل ۵-۶۳ در ابتدا Reset باشد، تغییرات بعدی وضعیت خروجی Q را در نمودار رسم کنید. نتیجه حاصل، رفتار کدام یک از فلیپ‌فلاب‌ها را نشان می‌دهد؟

شکل ۵-۶۱- مدار و نمودار زمانی سؤال ۲ الگوی پرسش



۳- فرض کنید فلیپ‌فلاب شکل ۵-۶۲ در آغاز باشد و با لبۀ پایین رونده پالس ساعت عمل Reset کند. با توجه به این فرضیه جدول صحت مدار را کامل



٦- جدول صحت مدار شکل ٥-٦٥ را تکمیل کنید.



شكل ٦٥ - مدار سؤال ٦ الگوی پرسش





شكل ٥-٦٣ - مدار دیاگرام زمانی سؤال ٤ الگوی پرسش

- فرض کنید فلیپ فلاپ شکل ۵-۶ در آغاز در حالت قرار دارد. پالس دیاگرام زمانی Q_A را در نمودار رسماً کنید. رفتار این مدار معادل کدام فلیپ فلاپ است؟


CLK	K	G	Q(t)

۹-۵- کار با نرم افزار

مدار شکل ۵-۶۶ فلیپفلاب با پالس ساعت را نشان می‌دهد. مدار را توسط نرم افزار مولتی سیم بیندید و صحت عملکرد آن را مطابق جدول صحت مربوطه بررسی کنید.



شكل ٦٤-٥ - مدار دیاگرام زمانی سؤال ٥ الگوی پرسش



شكل ٦٦-٥ - مدار فلیپ فلاپ با پالس ساعت